JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] The process which forms an oxide film (12) in the front face of the single crystal silicon substrate (11) of p mold, The process which pours in a hydrogen ion from the front face of said single crystal silicon substrate (11), and forms a hydrogen ion impregnation field (11a) in the interior of said single crystal silicon substrate (11), The process which forms the polish recon layer (14) of p mold in one side of the polycrystal silicon substrate (13) of p mold used as a support substrate, The process which carries out mirror polishing of said p type of polish recon layer (14), and the process which piles up and sticks said polycrystal silicon substrate (13) to said single crystal silicon substrate (11) so that said p type which carried out mirror polishing of polish recon layer (14) may stick to said oxide film (12), Said single crystal silicon substrate (11) has been stuck to the polycrystal silicon substrate (13). The process which heat-treats at predetermined temperature, separates said single crystal silicon substrate (11) from said polycrystal silicon substrate (13) in said hydrogen ion impregnation field (11a), and forms a silicon layer (11b) in the front face of said polycrystal silicon substrate (13). The manufacture approach of a SOI substrate including the process which heat-treats further said polycrystal silicon substrate (13) which has a silicon layer (11b) on a front face.

[Claim 2] The process which forms an oxide film (12) in the front face of the 1st single crystal silicon substrate (11) of p mold, The process which pours in a hydrogen ion from the front face of said 1st single crystal silicon substrate (11), and forms a hydrogen ion impregnation field (11a) in the interior of said 1st single crystal silicon substrate (11), The process which piles up and sticks the 2nd single crystal silicon substrate (13a) of p+ mold which serves as a support substrate through said oxide film (12), or a p++ mold to said 1st single crystal silicon substrate (11), Said 1st single crystal silicon substrate (11) has been stuck to the 2nd single crystal silicon substrate (13a). The process which heat-treats at predetermined temperature, separates said 1st single crystal silicon substrate (11) from said 2nd single crystal silicon substrate (13a) in said hydrogen ion impregnation field (11a), and forms a silicon layer (11b) in the front face of said 2nd single crystal silicon substrate (13a), The manufacture approach of a SOI substrate including the process which heat-treats further said 2nd single crystal silicon substrate (13a) which has a silicon layer (11b) on a front face.

[Claim 3] The process which forms an oxide film (12) in the front face of the 1st single crystal silicon substrate (11) of p mold, The process which pours in a hydrogen ion from the front face of said 1st single crystal silicon substrate (11), and forms a hydrogen ion impregnation field (11a) in the interior of said 1st single crystal silicon substrate (11), The process which forms the polish recon layer (14a) of p-mold in one side of the 2nd single crystal silicon substrate (13a) of p+ mold used as a support substrate, or a p++ mold, The process which carries out mirror polishing of said p-type of polish recon layer (14a), The process which piles up and sticks said 2nd single crystal silicon substrate (13a) to said 1st single crystal silicon substrate (11) so that said p-type which carried out mirror polishing of polish recon layer (14a) may stick to said oxide film (12), Said 1st single crystal silicon substrate (11) has been stuck to the 2nd single crystal silicon substrate (13a). The process which heattreats at predetermined temperature, separates said 1st single crystal silicon substrate (11) from said 2nd single crystal silicon substrate (13a) in said hydrogen ion impregnation field (11a), and forms a silicon layer (11b) in the front face of said 2nd single crystal silicon substrate (13a) which has a silicon layer (11b) on a front face.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the manufacture approach of a SOI (Silicon On Insulator) substrate of having prepared the semi-conductor layer on the insulator layer produced using a hydrogen ion impregnation technique.

[0002]

[Description of the Prior Art] This kind of SOI substrate has attracted attention as a future ultra-large scale integrated circuit (ULSI) substrate. SIMOX which carries out annealing treatment at an elevated temperature, forms a pad silicon oxidizing zone in the field of the predetermined depth from this silicon substrate surface, and makes an active region the Si layer by the side of that front face after pouring high-concentration oxygen ion into the interior of the approach of making a silicon thin film depositing on the substrate which has the approach, ** insulation substrate, or the insulating thin film which sticks ** silicon substrates on the manufacture approach of this SOI substrate through an insulator layer on a front face, and ** silicon substrate -there is law etc. Moreover, a temperature up is carried out to the temperature which crosses an ion-implantation side for this semi-conductor substrate, and crosses 500 degrees C for superposition and this layered product to a support substrate as a superposition side after injecting a hydrogen ion etc. into a semi-conductor substrate recently, the above-mentioned semi-conductor substrate is separated from a support substrate in the field which poured in the above-mentioned hydrogen ion etc., and the manufacture approach of a thin semiconductor material film of having the thin film of a semi-conductor on the front face of a support substrate is proposed (JP,5-211128,A). By this approach, if ion can be poured into homogeneity from a front face inside a semiconductor substrate, the semi-conductor substrate which has a semi-conductor layer with uniform thin thickness will be obtained. Moreover, if the oxide film is beforehand prepared in the front face of a support substrate, the SOI substrate which has the semi-conductor layer formed on the oxide film which is formed on a support substrate and this substrate by this approach, and acts as a pad oxide film, and this oxide film can be manufactured.

[0003]

[Problem(s) to be Solved by the Invention] however, when the above-mentioned semi-conductor layer formed on the above-mentioned oxide film is polluted with a heavy-metal impurity in a device process After a pad oxide film serves as a gettering layer which has gettering capacity and catches a heavy-metal impurity There is a problem which emits the heavy-metal impurity which the oxidizing zone crystallized with advance of heat treatment once caught into the above-mentioned semi-conductor layer, and is easy to produce redistribution, and originates in this and quality degradation by contamination of a semi-conductor layer produces. The purpose of this invention has the semi-conductor layer produced using a hydrogen ion impregnation technique in the SOI substrate piled up on a semi-conductor substrate through an oxide film in offering the manufacture approach of a SOI substrate of having big gettering capacity and not making a semi-conductor layer polluting with a heavy-metal impurity.

[0004]

[Means for Solving the Problem] The process at which invention concerning claim 1 forms an oxide film 12 in the front face of the single crystal silicon substrate 11 of p mold as shown in <u>drawing 1</u>, The process which pours in a hydrogen ion from the front face of the single crystal silicon substrate 11, and forms hydrogen ion impregnation field 11a in the single crystal silicon substrate 11 interior, The process which forms the polish recon layer 14 of p mold in one side of the polycrystal silicon substrate 13 of p mold used as a support substrate,

The process which carries out mirror polishing of this p type of polish recon layer 14, and the process which piles up and sticks the polycrystal silicon substrate 13 to the single crystal silicon substrate 11 so that the polish recon layer 14 of p mold which carried out mirror polishing may stick to an oxide film 12. The process which heat-treats at predetermined temperature, sticking the single crystal silicon substrate 11 to the polycrystal silicon substrate 13, separates the single crystal silicon substrate 11 from the polycrystal silicon substrate 13 by hydrogen ion impregnation field 11a, and forms silicon layer 11b in the front face of the polycrystal silicon substrate 13, It is the manufacture approach of a SOI substrate including the process which heat-treats further the polycrystal silicon substrate 13 which has silicon layer 11b on a front face. Since it sticks to the oxide-film 12 bottom at this and the polish recon layer 14 of p mold is formed, as shown in drawing 1, even if silicon layer 11b is polluted with a heavy-metal impurity in a device process, the polycrystal silicon substrate 13 whole acts as a gettering layer with the polish recon layer 14 of p mold. That is, since the heavy-metal impurity in silicon layer 11b passes an oxide film 12 and is caught by the grain boundary of the both sides of the polish recon layer 14 of p mold, and the polycrystal silicon substrate 13 of p mold, even if heat treatment advances, silicon layer 11b is not polluted with a heavy-metal impurity. Moreover, when the big polycrystal silicon substrate and big oxide film of a grain boundary are stuck directly, bonding strength may be small, but in this invention, since the polish recon layer 14 of p mold which carried out flattening by polish is formed between the polycrystal silicon substrate 13 of p mold, and the oxide film 12, the bonding strength of the polycrystal silicon substrate 13 and an oxide film 12 increases. In addition, after the polycrystal silicon substrate 13 of p mold slices the owner rearrangement-ized section of a single-crystal-silicon ingot, it is using what carried out mirror polishing, and can also be produced by low cost.

[0005] The process at which invention concerning claim 2 forms an oxide film 12 in the front face of the 1st single crystal silicon substrate 11 of p mold as shown in drawing 2, The process which pours in a hydrogen ion from the front face of the 1st single crystal silicon substrate 11, and forms hydrogen ion impregnation field 11a in the 1st single crystal silicon substrate 11 interior, The process which piles up and sticks 2nd single crystal silicon substrate 13a of p+ mold which serves as a support substrate through an oxide film 12, or a p++ mold to the 1st single crystal silicon substrate 11, The 1st single crystal silicon substrate 11 has been stuck to 2nd single crystal silicon substrate 13a. The process which heat-treats at predetermined temperature, separates the 1st single crystal silicon substrate 11 from 2nd single crystal silicon substrate 13a by hydrogen ion impregnation field 11a, and forms silicon layer 11b in the front face of 2nd single crystal silicon substrate 13a, It is the manufacture approach of a SOI substrate including the process which heat-treats further 2nd single crystal silicon substrate 13a which has silicon layer 11b on a front face. As shown in drawing 2, it sticks to the oxidefilm 12 bottom at this, and 2nd single crystal silicon substrate 13a of p+ mold or a p++ mold is formed. Compared with the single crystal silicon substrate of p-mold, p+ mold or a p++ mold single crystal silicon substrate tends to form BMD (Bulk MicroDefect) during heat treatment, and its capture capacity over a heavymetal impurity is [this BMD] high. Moreover, since boron forms heavy-metal impurities, such as iron, and a stable iron-boron pair, p+ mold or the p++ mold single crystal silicon substrate with high boron concentration has the capture capacity [point / this] high [boron] over a heavy-metal impurity. That is, even if silicon layer 11b is polluted with a heavy-metal impurity in a device process, the whole 2nd single crystal silicon substrate 13a of p+ mold used as a support substrate or a p++ mold acts as a gettering layer. That is, the heavy-metal impurity in silicon layer 11b passes an oxide film 12, and is caught by 2nd single crystal silicon substrate 13a of p+ mold or a p++ mold, and even if heat treatment advances, silicon layer 11b is not polluted with a heavymetal impurity.

[0006] The process at which invention concerning claim 3 forms an oxide film 12 in the front face of the 1st single crystal silicon substrate 11 of p mold as shown in drawing 3, The process which pours in a hydrogen ion from the front face of the 1st single crystal silicon substrate 11, and forms hydrogen ion impregnation field 11a in the 1st single crystal silicon substrate 11 interior, The process which forms polish recon layer 14a of p-mold in one side of 2nd single crystal silicon substrate 13a of p+ mold used as a support substrate, or a p++ mold, The process which carries out mirror polishing of this p-mold polish recon layer 14a, and the process which piles up and sticks 2nd single crystal silicon substrate 13a to the 1st single crystal silicon substrate 11 so that polish recon layer 14a of p-mold which carried out mirror polishing may stick to an oxide film 12, The 1st single crystal silicon substrate 11 has been stuck to 2nd single crystal silicon substrate 13a. The process which heat-treats at predetermined temperature, separates the 1st single crystal silicon substrate 11 from 2nd single crystal silicon substrate 13a by hydrogen ion impregnation field 11a, and forms silicon layer 11b in the front

face of 2nd single crystal silicon substrate 13a, It is the manufacture approach of a SOI substrate including the process which heat-treats further 2nd single crystal silicon substrate 13a which has silicon layer 11b on a front face. Since 2nd single crystal silicon substrate 13a of p+ mold or a p++ mold is formed in the oxide-film 12 bottom through polish recon layer 14a of p-mold as shown in drawing 3 R> 3, Even if silicon layer 11b is polluted with a heavy-metal impurity in a device process, 2nd single crystal silicon substrate 13a of p+ mold or a p++ mold acts as a gettering layer with polish recon layer 14a of p-mold. That is, the heavy-metal impurity in silicon layer 11b is caught by the both sides of 2nd single crystal silicon substrate 13a of polish recon layer 14a of an oxide film 12 and p-mold and p+ mold, or a p++ mold, and even if heat treatment advances, silicon layer 11b is not polluted with a heavy-metal impurity. Moreover, although we are anxious about affecting the breadth of the depletion layer at the time of actuation of the component formed in silicon layer 11b when 2nd single crystal silicon substrate 13a of p+ mold or a p++ mold was directly under an oxide film 12 depending on a device, and making an electrical property produce fault By changing the thickness of polish recon layer 14a of p-mold fabricated between 2nd single crystal silicon substrate 13a of an oxide film 12, p+ mold, or a p++ mold according to a device design The effect of the breadth on the depletion layer at the time of the component actuation formed in silicon layer 11b can be controlled.

[Embodiment of the Invention] Next, the gestalt of operation of this invention is explained based on a drawing. As shown in <u>drawing 1</u>, in order to manufacture the SOI substrate of the 1st gestalt of this invention, the single crystal silicon substrate 11 of p mold is prepared first. This p mold single crystal substrate 11 is produced by using boron (B) as a dopant. The oxide film 12 which is an insulating layer is formed in the front face of this p mold single crystal substrate 11 by thermal oxidation (<u>drawing 1</u> (a)). Preferably, 0.1-2 micrometers of this oxide film 12 are formed so that it may become the thickness of 0.1-0.5 micrometers. Subsequently, the ion implantation of the hydrogen ion is carried out with the dose of one to 10x1016-/cm2, and the acceleration energy of 50-200keV from the front face of p mold single crystal substrate 11 which has an oxide film 12. Consequently, ion-implantation field 11a is formed in the single crystal substrate 11 interior (<u>drawing 1</u> (b)). Subsequently, it has the same surface area as the above-mentioned single crystal substrate 11, the polycrystal silicon substrate 13 of p mold used as a support substrate is prepared, and the polish recon layer 14 of p-mold is formed in the front face of this p mold polycrystal substrate 13 with a CVD method (<u>drawing 1</u> (c)). Preferably, 0.5-3 micrometers of this p mold polish recon layer 14 are formed so that it may become the thickness of 0.5-2 micrometers.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

TECHNICAL FIELD

[Field of the Invention] This invention relates to the manufacture approach of a SOI (Silicon On Insulator) substrate of having prepared the semi-conductor layer on the insulator layer produced using a hydrogen ion impregnation technique.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

EFFECT OF THE INVENTION

[Effect of the Invention] In the SOI substrate which the semi-conductor layer produced using a hydrogen ion impregnation technique piles up on a semi-conductor substrate through an oxide film according to this invention as stated above The polish recon layer of p mold is formed in one side of the polycrystal silicon substrate of p mold used as a semi-conductor substrate. [whether the above-mentioned oxide film is formed on the single crystal silicon substrate of p+ mold which forms the above-mentioned oxide film on this polish recon layer, or serves as a semi-conductor substrate, or a p++ mold, and] Or the polish recon layer of p-mold is formed in one side of the single crystal silicon substrate of p+ mold used as a semi-conductor substrate, or a p++ mold. Since the above-mentioned oxide film was formed on this polish recon layer, even if the above-mentioned semi-conductor layer is polluted with a heavy-metal impurity in a device process The single crystal silicon substrate of the polish recon layer of the above-mentioned p-mold, the above-mentioned p+ mold, or a p++ mold acts as a gettering layer, and catches the heavy-metal impurity in the above-mentioned semi-conductor layer. Consequently, even if heat treatment advances, the above-mentioned silicon layer is not polluted with a heavy-metal impurity, but quality degradation of a SOI substrate can be prevented.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

EXAMPLE

[Example] Next, in order to show the concrete mode of this invention, the example of this invention is explained with the example of a comparison.

As shown in <example 1> drawing 1 (a), the oxide film 12 with a thickness of 400nm was formed in the front face of p mold single crystal silicon substrate 11 by thermal oxidation. Subsequently, the electrical potential difference of 70keV(s) was impressed to the single crystal silicon substrate 11, the ion implantation of the hydrogen ion was carried out with the dose of 7x1016-/cm2, and ion-implantation field 11a was formed in the single crystal substrate 11 interior (drawing 1 (b)). Subsequently, the polycrystal silicon substrate 13 of p mold which has the same surface area as the single crystal substrate 11 was prepared, and the polish recon layer 14 of p mold with a thickness of 500nm was formed in the front face of this p mold polycrystal substrate 13 with the CVD method (drawing 1 (c)). Subsequently, mirror polishing of the p mold polish recon layer 14 was carried out, and it carried out flattening. Subsequently, the single crystal substrate 11 and p mold polycrystal substrate 13a were washed by SC1 penetrant remover, respectively. Subsequently, the polycrystal substrate 13 was piled up and stuck to the single crystal substrate 11 so that the polish recon layer 14 might stick to an oxide film 12 (drawing 1 (d)). Subsequently, heat treatment was performed for 30 minutes at the temperature of 600 degrees C in nitrogen-gas-atmosphere mind, sticking the single crystal substrate 11 to the polycrystal substrate 13. Consequently, it was divided in the place whose single crystal substrate 11 is ion-implantation field 11a, and separated into upside heavy-gage part 11c and semi-conductor layer 11b with the thin lower part (drawing 1 (e)). Next, temperature was lowered, heavy-gage part 11c was removed (drawing 1 (f)), and the polycrystal substrate 13 with which the laminating of the polish recon layer 14, an oxide film 12, and the semi-conductor layer 11b was carried out to the front face one by one was heat-treated at 1100 degrees C in nitrogen-gasatmosphere mind for 2 hours (drawing 1 (g)). Finally the separation side of semi-conductor layer 11b was ground and graduated, and the SOI substrate of an example 1 was manufactured (drawing 1 (h)). [0011] As shown in <example 2> drawing 2 (a) - drawing 2 (b), the same process as an example 1 was repeated and ion-implantation field 11a was formed in the interior of the 1st single crystal silicon substrate 11 of p mold which has the oxide film 12 with a thickness of 400nm on a front face. Subsequently, 2nd single crystal silicon substrate 13a of p+ mold which has the same surface area as the single crystal substrate 11, or a p++ mold was prepared (drawing 2 (c)). Subsequently, the 1st single crystal silicon substrate 11 and 2nd single crystal silicon substrate 13a were washed by SC1 penetrant remover, respectively. Subsequently, 2nd single crystal silicon substrate 13a was piled up and stuck to the 1st single crystal silicon substrate 11 through the oxide film 12 (drawing 2 (d)). Subsequently, heat treatment was performed for 30 minutes at the temperature of 600 degrees C in nitrogen-gas-atmosphere mind, sticking the 1st single crystal substrate 11 to 2nd single crystal silicon substrate 13a. Consequently, it was divided in the place whose 1st single crystal substrate 11 is ion-implantation field 11a, and separated into upside heavy-gage part 11c and semi-conductor layer 11b with the thin lower part (drawing 2 (e)). Next, temperature was lowered, heavy-gage part 11c was removed (drawing 2 (f)), and 2nd single crystal silicon substrate 13a by which the laminating of an oxide film 12 and the semi-conductor layer 11b was carried out one by one to the front face was heat-treated at 1100 degrees C in nitrogen-gas-atmosphere mind for 2 hours (drawing 2 (g)). Finally the separation side of semi-conductor layer 11b was ground and graduated, and the SOI substrate of an example 2 was manufactured (drawing 2 (h)). [0012] As shown in <example 3> drawing 3 (a) - drawing 3 (b), the same process as an example 1 was repeated

[0012] As shown in <example 3> <u>drawing 3</u> (a) - <u>drawing 3</u> (b), the same process as an example 1 was repeated and ion-implantation field 11a was formed in the interior of the 1st single crystal silicon substrate 11 of p mold which has the oxide film 12 with a thickness of 400nm on a front face. Subsequently, 2nd single crystal silicon substrate 13a of p+ mold which has the same surface area as the single crystal substrate 11, or a p++ mold was



[0013] If it removed having not formed the polish recon layer 14 of p mold in the front face of p mold polycrystal substrate 13 used as the <example 1 of comparison> support substrate, the approach of an example 1 was repeated substantially and the SOI substrate of the example 1 of a comparison was manufactured. [0014] In each SOI substrate of the <comparative-evaluation> example 1, an example 2, an example 3, and the example 1 of a comparison, after polluting the substrate front face compulsorily with the spin coat method using the 1000 ppm copper standard solution and performing 900 degrees C and heat treatment of 1 hour in nitrogengas-atmosphere mind, the copper concentration (atoms/cm3) in semi-conductor layer 11b was investigated with the atomic absorption method. The result is shown in drawing 4.

[0015] The copper concentration in semi-conductor layer 11b of examples 1-3 (atoms/cm3) is low compared with the example 1 of a comparison so that clearly from <u>drawing 4</u>. Since this has the gettering capacity for the SOI substrate of examples 1-3 to be big, it shows that semi-conductor layer 11b is hard to be polluted with a heavy-metal impurity compared with the SOI substrate of the example 1 of a comparison.

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] Drawing showing the manufacture approach of the 1st SOI substrate of the operation gestalt of this invention in order of a process.

[Drawing 2] Drawing showing the manufacture approach of the 2nd SOI substrate of the operation gestalt of this invention in order of a process.

[Drawing 3] Drawing showing the manufacture approach of the 3rd SOI substrate of the operation gestalt of this invention in order of a process.

[Drawing 4] Drawing showing the copper concentration in semi-conductor layer 11b in the SOI substrate of examples 1-3 and the example 1 of a comparison.

[Description of Notations]

11 P Mold Single Crystal Silicon Substrate

11a Ion-implantation field

11b Semi-conductor layer

11c Heavy-gage part 11c

12 Oxide Film

13 P Mold Polycrystal Silicon Substrate

13a The 2nd single crystal silicon substrate of p+ mold or a p++ mold


14 Polish Recon Layer of P Mold


14a The polish recon layer of p-mold

JPO and NCIPI are not responsible for any damages caused by the use of this translation.


- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.*** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

DRAWINGS





[Drawing 2]



http://www4.ipdl.ncipi.go.jp/cgi-bin/tran_web_cgi_ejje

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-307470

(43)公開日 平成11年(1999)11月5日


(51) Int.Cl. 6		識別記号	FΙ						
H01L	21/265	· .	H01L 2	1/265	(Q			
	21/322		21	1/322]	P			
					G				
	21/762		27/12		B D				
27/12			2						
			審查請求	未蘭求	請求項の数3	OL	(全 8	頁)	
(21)出願番号		特願平10-111595	(71)出願人		000228925 三菱マテリアルシリコン株式会社				
(22)出顧日		平成10年(1998) 4月22日		東京都千代田区大手町一丁目5番1号					
v'			(72)発明者	東京都一	建 F代田区大手町: Jアルシリコンセ) 三	
,			(72)発明者		好外 F代田区大手町:	. 丁目:	5番1号	} <u>≡</u>	
				菱マテリ	リアルシリコン				
			(72)発明者	富澤 是 東京都刊	係治 「代田区大手町)	1丁目:	5番1号	, 三	
			-		リアルシリコン				
			(74)代理人	弁理士	須田 正義				

(54) 【発明の名称】 SOI基板の製造方法

(57)【要約】

【課題】 水素イオン注入技術を用いて作製される半導体層が酸化膜を介して半導体基板上に重ね合わされているSOI基板において、大きなゲッタリング能力を有し半導体層を重金属不純物で汚染させない。

【解決手段】 p型の単結晶シリコン基板11の表面に酸化膜12を形成する。単結晶基板11の表面から水素イオンを注入して単結晶基板11内部に水素イオン注入領域11aを形成する。支持基板となるp型の多結晶シリコン基板13の片面にp型のポリシリコン層14を形成し研磨する。酸化膜12にこのポリシリコン層14が密着するように単結晶基板11に多結晶基板13を重ね合わせて密着させる。単結晶基板11を多結晶基板13に密着させたまま熱処理して単結晶基板11を注入領域11aで多結晶基板13から分離して多結晶基板13の表面にシリコン層11bを形成する。この多結晶基板13を更に熱処理する。



2

【特許請求の範囲】

【請求項1】 p型の単結晶シリコン基板(11)の表面に 酸化膜(12)を形成する工程と、

前記単結晶シリコン基板(11)の表面から水素イオンを注入して前記単結晶シリコン基板(11)内部に水素イオン注入領域(11a)を形成する工程と、

支持基板となる p型の多結晶シリコン基板 (13)の片面に p型のポリシリコン層 (14)を形成する工程と、

前記 p 型のポリシリコン層 (14)を鏡面研磨する工程と、前記酸化膜 (12)に鏡面研磨した前記 p 型のポリシリコン層 (14)が密着するように前記単結晶シリコン基板 (11)に前記多結晶シリコン基板 (13)を重ね合わせて密着させる工程と

前記単結晶シリコン基板 (11)を多結晶シリコン基板 (13) に密着させたまま所定の温度で熱処理して前記単結晶シリコン基板 (11)を前記水素イオン注入領域 (11a)で前記多結晶シリコン基板 (13)から分離して前記多結晶シリコン基板 (13)の表面にシリコン層 (11b)を形成する工程と、

表面にシリコン層 (11b)を有する前記多結晶シリコン基板 (13)を更に熱処理する工程とを含むSOI基板の製造方法。

【請求項2】 p型の第1単結晶シリコン基板(11)の表面に酸化膜(12)を形成する工程と、

前記第1単結晶シリコン基板(11)の表面から水素イオン を注入して前記第1単結晶シリコン基板(11)内部に水素 イオン注入領域(11a)を形成する工程と、

前記第1単結晶シリコン基板(11)に前記酸化膜(12)を介して支持基板となる p・型又は p ・型の第2単結晶シリコン基板(13a)を重ね合わせて密着させる工程と、

前記第1単結晶シリコン基板(11)を第2単結晶シリコン基板(13a)に密着させたまま所定の温度で熱処理して前記第1単結晶シリコン基板(11)を前記水素イオン注入領域(11a)で前記第2単結晶シリコン基板(13a)から分離して前記第2単結晶シリコン基板(13a)の表面にシリコン層(11b)を形成する工程と、

表面にシリコン層(11b)を有する前記第2単結晶シリコン基板(13a)を更に熱処理する工程とを含むSOI基板の製造方法。

【請求項3】 p型の第1単結晶シリコン基板(11)の表 40面に酸化膜(12)を形成する工程と、

前記第1単結晶シリコン基板(11)の表面から水素イオン を注入して前記第1単結晶シリコン基板(11)内部に水素 イオン注入領域(11a)を形成する工程と、

支持基板となる p・型又は p ** 型の第 2 単結晶シリコン 基板 (13a)の片面に p 型のポリシリコン層 (14a)を形成 する工程と、

前記 p · 型のポリシリコン層(14a)を鏡面研磨する工程と、

前記酸化膜(12)に鏡面研磨した前記 p·型のポリシリコ

ン層 (14a)が密着するように前記第1単結晶シリコン基板 (11)に前記第2単結晶シリコン基板 (13a)を重ね合わせて密着させる工程と、

前記第1単結晶シリコン基板(11)を第2単結晶シリコン基板(13a)に密着させたまま所定の温度で熱処理して前記第1単結晶シリコン基板(11)を前記水素イオン注入領域(11a)で前記第2単結晶シリコン基板(13a)から分離して前記第2単結晶シリコン基板(13a)の表面にシリコン層(11b)を形成する工程と、

表面にシリコン層(11b)を有する前記第2単結晶シリコン基板(13a)を更に熱処理する工程とを含むSOI基板の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、水素イオン注入技術を用いて作製される絶縁膜上に半導体層を設けたSOI(Silicon On Insulator)基板の製造方法に関するものである。

[0002]

【従来の技術】この種のSOI基板は将来の超高集積回 路(ULSI)基板として注目されてきている。このS O I 基板の製造方法には、①シリコン基板同士を絶縁膜 を介して貼り合わせる方法、②絶縁性基板又は絶縁性薄 膜を表面に有する基板の上にシリコン薄膜を堆積させる 方法、③シリコン基板の内部に高濃度の酸素イオンを注 入した後、髙温でアニール処理してこのシリコン基板表 面から所定の深さの領域に埋込みシリコン酸化層を形成 し、その表面側のSi層を活性領域とするSIMOX法 などがある。また最近、半導体基板に水素イオン等の注 入を行った後に、この半導体基板をイオン注入面を重ね 合せ面として支持基板に重ね合せ、この積層体を500 ℃を越える温度に昇温して上記半導体基板を上記水素イ オン等を注入した領域で支持基板から分離し、支持基板 の表面に半導体の薄膜を有する薄い半導体材料フィルム の製造方法が提案されている(特開平5-21112 8)。この方法では、イオンを半導体基板の内部に表面 から均一に注入できれば、均一な厚さの薄い半導体層を 有する半導体基板が得られる。また支持基板の表面に予 め酸化膜を設けておけば、この方法により支持基板とこ の基板上に形成されて埋込み酸化膜として作用する酸化 膜とこの酸化膜上に形成された半導体層とを有するSO I基板を製造することができる。

[0003]

【発明が解決しようとする課題】しかし、上記酸化膜上に形成された上記半導体層がデバイスプロセス中に重金属不純物により汚染された場合には、埋込み酸化膜がゲッタリング能力を有するゲッタリング層となって重金属不純物を捕捉した後で、熱処理の進行に伴って結晶化した酸化層が一旦捕捉した重金属不純物を上記半導体層中に放出し再分布を生じ易く、これに起因して半導体層の

汚染による品質劣化が生じる問題がある。本発明の目的は、水素イオン注入技術を用いて作製される半導体層が酸化膜を介して半導体基板上に重ね合わされている S O I 基板において、大きなゲッタリング能力を有し半導体層を重金属不純物で汚染させない S O I 基板の製造方法を提供することにある。

[0004]

【課題を解決するための手段】請求項1に係る発明は、 図1に示すように、p型の単結晶シリコン基板11の表 面に酸化膜12を形成する工程と、単結晶シリコン基板 10 11の表面から水素イオンを注入して単結晶シリコン基 板11内部に水素イオン注入領域11aを形成する工程 と、支持基板となる p型の多結晶シリコン基板 1 3 の片 面に p型のポリシリコン層 1 4を形成する工程と、この p型のポリシリコン層14を鏡面研磨する工程と、酸化 膜12に鏡面研磨したp型のポリシリコン層14が密着 するように単結晶シリコン基板11に多結晶シリコン基 板13を重ね合わせて密着させる工程と、単結晶シリコ ン基板11を多結晶シリコン基板13に密着させたまま 所定の温度で熱処理して単結晶シリコン基板11を水素 20 イオン注入領域11aで多結晶シリコン基板13から分 離して多結晶シリコン基板13の表面にシリコン層11 bを形成する工程と、表面にシリコン層 1 1 bを有する 多結晶シリコン基板 13を更に熱処理する工程とを含む SOI基板の製造方法である。図1に示すように、酸化 膜12の下側にはこれに密着してp型のポリシリコン層 14が形成されているため、シリコン層11bがデバイ スプロセス中に重金属不純物により汚染されても、p型 のポリシリコン層14とともに多結晶シリコン基板13 全体がゲッタリング層として作用する。即ちシリコン層 30 11b中の重金属不純物が酸化膜12を通過してp型の ポリシリコン層 1 4 及び p型の多結晶シリコン基板 1 3 の双方の粒界に捕捉されるため、熱処理が進行してもシ リコン層11bは重金属不純物で汚染されない。また粒 界の大きな多結晶シリコン基板と酸化膜を直接密着した 場合、接合強度が小さい場合があるが、本発明では、p 型の多結晶シリコン基板13と酸化膜12との間には研 磨により平坦化した p型のポリシリコン層 1 4 が形成さ れているため、多結晶シリコン基板13と酸化膜12と の接合強度が増大する。なお、p型の多結晶シリコン基 40 板13は、単結晶シリコンインゴットの有転位化部をス ライスした後、鏡面研磨したものを利用することで、低 コストで作製することもできる。

【0005】請求項2に係る発明は、図2に示すように、p型の第1単結晶シリコン基板11の表面に酸化膜12を形成する工程と、第1単結晶シリコン基板11の表面から水素イオンを注入して第1単結晶シリコン基板11内部に水素イオン注入領域11aを形成する工程と、第1単結晶シリコン基板11に酸化膜12を介して支持基板となるp*型又はp**型の第2単結晶シリコン

基板13aを重ね合わせて密着させる工程と、第1単結 晶シリコン基板11を第2単結晶シリコン基板13aに 密着させたまま所定の温度で熱処理して第1単結晶シリ コン基板11を水素イオン注入領域11aで第2単結晶 シリコン基板13aから分離して第2単結晶シリコン基 板13aの表面にシリコン層11bを形成する工程と、 表面にシリコン層11bを有する第2単結晶シリコン基 板13aを更に熱処理する工程とを含むSOI基板の製 造方法である。図2に示すように、酸化膜12の下側に はこれに密着して p*型又は p**型の第2単結晶シリコ ン基板13 aが形成されている。p*型又はp**型単結 晶シリコン基板は p 型の単結晶シリコン基板に比べ、 熱処理中に B M D (Bulk MicroDefect) を形成しやす く、このBMDは重金属不純物に対する捕獲能力が高 い。またボロンは鉄等の重金属不純物と安定な鉄ーボロ ン対を形成することから、ボロン濃度の高いp・型又は p ** 型単結晶シリコン基板は、この点からも重金属不純 物に対する捕獲能力が高い。即ち、シリコン層11bが デバイスプロセス中に重金属不純物により汚染されて も、支持基板となる p・型又は p +・型の第2単結晶シリ コン基板13a全体がゲッタリング層として作用する。 即ちシリコン層11b中の重金属不純物が酸化膜12を 通過して p*型又は p**型の第2単結晶シリコン基板1 3 a に捕捉され、熱処理が進行してもシリコン層 1 1 b は重金属不純物で汚染されない。

【0006】請求項3に係る発明は、図3に示すよう に、p型の第1単結晶シリコン基板11の表面に酸化膜 12を形成する工程と、第1単結晶シリコン基板11の 表面から水素イオンを注入して第1単結晶シリコン基板 11内部に水素イオン注入領域11aを形成する工程 と、支持基板となる p'型又は p"型の第2単結晶シリ コン基板13aの片面にp型のポリシリコン層14a を形成する工程と、このp-型ポリシリコン層14aを 鏡面研磨する工程と、酸化膜12に鏡面研磨したp-型 のポリシリコン層14aが密着するように第1単結晶シ リコン基板11に第2単結晶シリコン基板13aを重ね 合わせて密着させる工程と、第1単結晶シリコン基板1 1を第2単結晶シリコン基板13aに密着させたまま所 定の温度で熱処理して第1単結晶シリコン基板11を水 素イオン注入領域11aで第2単結晶シリコン基板13 aから分離して第2単結晶シリコン基板13aの表面に シリコン層11bを形成する工程と、表面にシリコン層 11bを有する第2単結晶シリコン基板13aを更に熱 処理する工程とを含むSOI基板の製造方法である。図 3に示すように、酸化膜12の下側にはp-型のポリシ リコン層14aを介してp・型又はp**型の第2単結晶 シリコン基板13aが形成されているため、シリコン層 11 bがデバイスプロセス中に重金属不純物により汚染 されても、p-型のポリシリコン層14aとともにp+型 又は p ** 型の第2単結晶シリコン基板 13 a がゲッタリ

- 6

ング層として作用する。即ちシリコン層11b中の重金属不純物が酸化膜12及びp型のポリシリコン層14a及びp型以はp型の第2単結晶シリコン基板13aの双方に捕捉され、熱処理が進行してもシリコン層1bは重金属不純物で汚染されない。またデバイスには、酸化膜12の直下にp型又はp型の第2単結晶シリコン基板13aがあることにより、シリコン層11bに形成された素子の動作時における空乏層のがりに影響を与え、電気特性に不具合を生じさせることが懸念されるが、酸化膜12とp型又はp型の第2単結晶シリコン基板13aとの間に成形したp型の第2単結晶シリコン基板13aとの間に成形したp型の第2単結晶シリコン基板13aとの間に成形したp型のポリシリコン層14aの厚さをデバイス設計に合わせて変えることにより、シリコン層11bに形成された素子動作時における空乏層の広がりへの影響を抑制することができる。

[0007]

【発明の実施の形態】次に本発明の実施の形態を図面に 基づいて説明する。図1に示すように、本発明の第1形 態のSOI基板を製造するには、先ずp型の単結晶シリ コン基板11を用意する。このp型単結晶基板11はド ーパントとしてボロン(B)を使用することにより作製 される。このp型単結晶基板11の表面に熱酸化により 絶縁層である酸化膜12を形成する(図1(a))。こ の酸化膜 1 2 は 0. 1~2 μm、好ましくは 0. 1~ 0. 5μmの厚さになるように形成される。次いで、酸 化膜12を有するp型単結晶基板11の表面から水素イ オンを1~10×10¹⁶ / c m²のドーズ量及び50~ 200keVの加速エネルギーでイオン注入する。その 結果、単結晶基板11内部にイオン注入領域11aが形 成される(図1(b))。次いで上記単結晶基板11と 30 同一表面積を有し、支持基板となるp型の多結晶シリコ ン基板13を用意し、このp型多結晶基板13の表面に CVD法によりp.型のポリシリコン層14を形成する (図1(c))。このp型ポリシリコン層14は0.5 $\sim 3 \mu m$ 、好ましくは $0.5 \sim 2 \mu m$ の厚さになるよう に形成される。次いで p型ポリシリコン層 1 4 を鏡面研 磨し平坦化する。次いで単結晶基板 11と p型多結晶基 板13をそれぞれ洗浄した後、酸化膜12にポリシリコ ン層14が密着するように単結晶基板11に多結晶基板 13を重ね合わせて密着させる(図1(d))。単結晶 40 基板11を多結晶基板13に密着させたまま窒素雰囲気 中で500~800℃の範囲に昇温し、5~30分保持 して薄膜分離熱処理を行う。これにより単結晶基板11 が水素イオンの注入ピーク位置に相当するイオン注入領 域11aのところで割れて上部の厚肉部11cと下部の 薄い半導体層11bに分離する(図1(e))。次に温 度を下げて厚肉部11cを取除き(図1(f))、表面 にポリシリコン層14、酸化膜12及び半導体層11b が順次積層された多結晶基板13を酸素又は窒素雰囲気 中において900~1200℃で30~120分間熱処 50

理して半導体層11bと多結晶基板13とをポリシリコン層14及び酸化膜12を介して強固に貼り合わせる(図1(g))。更に半導体層11bの分離面及び厚肉部11cの分離面をそれぞれ研磨(タッチポリッシング)して平滑化する(図1(h)及び図1(i))。これにより多結晶基板13はSOI基板となり、厚肉部11cは新たな半導体基板として再びSOI基板の製造に利用できる。

【0008】図2に示すように、本発明の第2形態のSOI基板を製造するには、図1に基づく第1形態の場合と同じ工程を繰返して、p型の第1単結晶シリコン基板11の表面に酸化膜12を形成する(図2(a))。次いで、第1形態の場合と同様に酸化膜12を有する第1単結晶基板11の表面から水素イオン注入して、基板11内部にイオン注入領域11aを形成する(図2

(b))。次いで第1単結晶基板11と同一表面積を有 し、支持基板となる p・型又は p ・・型の第2単結晶シリ コン基板13aを用意する(図2(c))。p⁺型又は p"型の第2単結晶シリコン基板13aはp型単結晶基 板11よりもドーパントであるボロンの濃度を濃くして 形成される。次いで第1単結晶基板11と第2単結晶基 板13aをそれぞれ洗浄した後、第1単結晶シリコン基 板11に酸化膜12を介して第2単結晶シリコン基板1 3 a を重ね合わせて密着させる(図2(d))。次いで 第1単結晶基板11を第2単結晶基板13aに密着させ たまま第1形態と同様の薄膜分離熱処理を行う。これに より第1単結晶基板11がイオン注入領域11aのとこ ろで割れて上部の厚肉部 1 1 c と下部の薄い半導体層 1 1 bに分離する(図2(e))。次に温度を下げて厚肉 部11cを取除き(図2(f))、表面に酸化膜12及 び半導体層11bが順次積層された第2単結晶基板13 aを第1形態の場合と同様に熱処理して半導体層11b と第2単結晶基板13aとを酸化膜12を介して強固に 貼り合わせる(図2(g))。最後に半導体層11bの 分離面及び厚肉部 1 1 c の分離面をそれぞれ研磨して平 滑化する (図2(h)及び図2(i))。 これにより表 面に酸化膜12及び半導体層11bが順次積層された第 2単結晶基板13aからなるSOI基板を得る(図2 (h)).

【0009】図3に示すように、本発明の第3形態のSOI基板を製造するには、図1に基づく第1形態の場合と同じ工程を繰返して、p型の第1単結晶シリコン基板11の表面に酸化膜12を形成する(図3(a)。次いで、第1形態の場合と同様に酸化膜12を有する第1単結晶基板11の表面から水素イオン注入して、基板11内部にイオン注入領域11aを形成する(図3

(b))。次いで第1単結晶基板11と同一表面積を有し、支持基板となるp*型又はp**型の第2単結晶シリコン基板13aを用意し、この第2単結晶基板13aの表面にCVD法によりp*型のポリシリコン層14aを

8

形成する(図3(c))。 p・型ポリシリコン層14aは、p・型又はp・・型の第2単結晶シリコン基板13aよりもドーパントであるボロンの濃度を低くして形成される。好ましくは、第1単結晶基板11と同等のボロン濃度とする。次いで、p・型ポリシリコン層14aを鏡面研磨し平坦化する。次いで第1単結晶基板と第2単結晶基板をそれぞれ洗浄した後、酸化膜12にp・型のポリシリコン層14aが密着するように第1単結晶基板11に第2単結晶基板13aを重ね合わせて密着させる(図3(d))。次いで第1単結晶基板11を第2単結10晶基板13aに密着させたまま第1形態と同様の薄膜分離熱処理を行う。これにより第1単結晶基板11がイオン注入領域11aのところで割れて上部の厚肉部11cと下部の薄い半導体層11bに分離する(図3

(e))。次に温度を下げて厚肉部11cを取除き(図3(f))、表面にp型ポリシリコン層14a、酸化膜12及び半導体層11bが順次積層された第2単結晶基板13aを第1形態の場合と同様に熱処理して半導体層11bと第2単結晶基板13aとを酸化膜12及びp型ポリシリコン層14aを介して強固に貼り合わせる(図3(g))。最後に半導体層11bの分離面及び厚肉部11cの分離面をそれぞれ研磨して平滑化する(図3(h)及び図3(i))。これにより表面にp型ポリシリコン層14a、酸化膜12及び半導体層11bが順次積層された第2単結晶基板13aからなるSOI基板を得る(図3(h))。

[0010]

【実施例】次に本発明の具体的態様を示すために、本発明の実施例を比較例とともに説明する。

<実施例1>図1(a)に示すように、p型単結晶シリ コン基板11の表面に熱酸化により厚さ400nmの酸 化膜12を形成した。次いで単結晶シリコン基板11に 70keVの電圧を印加して水素イオンを7×10¹⁶/ cm²のドーズ量でイオン注入して単結晶基板 1 1 内部 にイオン注入領域11aを形成した(図1(b))。次 いで単結晶基板 1 1 と同一表面積を有する p型の多結晶 シリコン基板13を用意し、このp型多結晶基板13の 表面にCVD法により厚さ500nmのp型のポリシリ コン層14を形成した(図1(c))。次いでp型ポリ シリコン層14を鏡面研磨し平坦化した。次いで、単結 40 晶基板11とp型多結晶基板13aをSC1洗浄液でそ れぞれ洗浄した。次いで酸化膜12にポリシリコン層1 4が密着するように単結晶基板11に多結晶基板13を 重ね合わせて密着させた(図1(d))。次いで単結晶 基板11を多結晶基板13に密着させたまま窒素雰囲気 中で600℃の温度で30分間熱処理を行った。その結 果、単結晶基板11がイオン注入領域11aのところで 割れて上部の厚肉部11cと下部の薄い半導体層11b に分離した(図1(e))。次に温度を下げて厚肉部1 1 c を取除き (図1 (f))、表面にポリシリコン層1

4、酸化膜12及び半導体層11bが順次積層された多結晶基板13を窒素雰囲気中において1100℃で2時間熱処理した(図1(g))。最後に半導体層11bの分離面を研磨して平滑化して実施例1のSOI基板を製造した(図1(h))。

【0011】<実施例2>図2(a)~図2(b)に示 すように、実施例1と同じ工程を繰返して、表面に厚さ 400nmの酸化膜12を有するp型の第1単結晶シリ コン基板 1 1 の内部にイオン注入領域 1 1 a を形成し た。次いで単結晶基板 1 1 と同一表面積を有する p⁺型 又はp**型の第2単結晶シリコン基板13aを用意した (図2(c))。次いで第1単結晶シリコン基板11と 第2単結晶シリコン基板13aをSC1冼浄液でそれぞ れ洗浄した。次いで第1単結晶シリコン基板11に酸化 膜12を介して第2単結晶シリコン基板13aを重ね合 わせて密着させた(図2(d))。次いで第1単結晶基 板11を第2単結晶シリコン基板13aに密着させたま ま窒素雰囲気中で600℃の温度で30分間熱処理を行 った。その結果、第1単結晶基板11がイオン注入領域 11 aのところで割れて上部の厚肉部11 cと下部の薄 い半導体層11bに分離した(図2(e))。次に温度 を下げて厚肉部11cを取除き(図2(f))、表面に 酸化膜12及び半導体層11bが順次積層された第2単 結晶シリコン基板13aを窒素雰囲気中において110 0℃で2時間熱処理した(図2(g))。最後に半導体 層11bの分離面を研磨して平滑化して実施例2のSO I基板を製造した(図2(h))。

【0012】<実施例3>図3(a)~図3(b)に示 すように、実施例1と同じ工程を繰返して、表面に厚さ 400nmの酸化膜12を有するp型の第1単結晶シリ コン基板11の内部にイオン注入領域11aを形成し た。次いで単結晶基板 1 1 と同一表面積を有する p * 型 又は p ** 型の第 2 単結晶シリコン基板 1 3 a を用意し、 この第2単結晶シリコン基板13aの表面にCVD法に より厚さ500nmのp.型のポリシリコン層14aを 形成した(図3(c))。次いでp-型ポリシリコン層 14 aを鏡面研磨し平坦化した。次いで、第1単結晶シ リコン基板11と第2単結晶シリコン基板13aをSC 1洗浄液でそれぞれ洗浄した。次いで酸化膜12にポリ シリコン層 1 4 a が密着するように第1単結晶基板 1 1 に第2単結晶シリコン基板13aを重ね合わせて密着さ せた(図3(d))。次いで第1単結晶基板11を第2 単結晶シリコン基板13aに密着させたまま窒素雰囲気 中で600℃の温度で30分間熱処理を行った。その結 果、第1単結晶基板11がイオン注入領域11aのとこ ろで割れて上部の厚肉部 1 1 c と下部の薄い半導体層 1 1 bに分離した(図3(e))。次に温度を下げて厚肉 部11cを取除き(図3(f))、表面に酸化膜12及 び半導体層11bが順次積層された第2単結晶シリコン 基板13aを窒素雰囲気中において1100℃で2時間

10

熱処理した(図3(g))。最後に半導体層11bの分離面を研磨して平滑化して実施例3のSOI基板を製造した(図3(h))。

【0013】<比較例1>支持基板となるp型多結晶基板13の表面にp型のポリシリコン層14を形成しなかったことを除いては実質的に実施例1の方法を繰返して比較例1のS01基板を製造した。

【0014】<比較評価>実施例1、実施例2、実施例3及び比較例1のそれぞれのSOI基板において、1000ppmの銅標準液を用いてスピンコート法によりそ10の基板表面を強制的に汚染し、窒素雰囲気中で900℃、1時間の熱処理を行った後、半導体層11bにおける銅濃度(atoms/cm³)を原子吸光法により調べた。その結果を図4に示す。

【0015】図4から明らかなように実施例1~3の半導体層11b中の銅濃度(atoms/cm³)は比較例1に比べ低い。これは実施例1~3のSOI基板が大きなゲッタリング能力を有するため、比較例1のSOI基板に比べ半導体層11bが重金属不純物で汚染され難いことを示している。

[0016]

【発明の効果】以上述べたように、本発明によれば、水素イオン注入技術を用いて作製される半導体層が酸化膜を介して半導体基板上に重ね合わされているSOI基板において、半導体基板となるp型の多結晶シリコン基板の片面にp型のポリシリコン層を形成し、このポリシリコン層上に上記酸化膜を形成するか、又は半導体基板となるp・型又はp・型の単結晶シリコン基板上に上記酸化膜を形成するか、又は半導体基板となるp・型又はp

** 型の単結晶シリコン基板の片面に p ・型のポリシリコン層を形成し、このポリシリコン層上に上記酸化膜を形成するようにしたから、上記半導体層がデバイスプロセス中に重金属不純物により汚染されても、上記 p ・型のポリシリコン層又は上記 p・型又は p ** 型の単結晶シリコン基板がゲッタリング層として作用して上記半導体層中の重金属不純物を捕捉し、その結果、熱処理が進行しても上記シリコン層が重金属不純物で汚染されず、SOI基板の品質劣化を防止できる。

(図面の簡単な説明)

【図1】本発明の実施形態の第1のSOI基板の製造方法を工程順に示す図。

【図2】本発明の実施形態の第2のSOI基板の製造方法を工程順に示す図。


【図3】本発明の実施形態の第3のSOI基板の製造方法を工程順に示す図。


【図4】実施例1~3及び比較例1のSOI基板において、半導体層11b中の銅濃度を示す図。

【符号の説明】

- 0 11 p型単結晶シリコン基板
 - 11a イオン注入領域
 - 11b 半導体層
 - 11c 厚肉部11c
 - 12 酸化膜
 - 13 p型多結晶シリコン基板
 - 13a p*型又はp**型の第2単結晶シリコン基板
 - 14 p型のポリシリコン層
 - 14a p-型のポリシリコン層

【図4】





[図3]

